http://m.news.naver.com/read.nhn?mode=LSD&mid=sec&sid1=105&oid=092&aid=0002138094

지난해 4나노 발표 이어 또 '최초' 타이틀

삼성이 업계 최고 수준의 3나노미터(nm) 파운드리(Foundry·반도체 수탁생산) 공정 로드맵을 선보이며 또 한 번 '초격차' 전략을 구사한다.

지난해 자사가 제시한 업계 최초의 4나노 공정을 스스로 넘어선 삼성이 파운드리 기술 리더십을 선도하고 있다는 평가다.

삼성전자는 22일(현지시간) 미국 산타클라라 메리어트호텔에서 개최된 '삼성 파운드리포럼 2018'을 통해 14나노부터 3나노까지의 반도체 공정 전체 로드맵을 제시했다.

■ 3나노까지…업계 "한계 돌파한 첨단 공정의 혁신"

이날 업계가 주목한 것은 차세대 기술인 '게이트 올 어라운드(GAA)'를 활용한 3나노 공정 로드맵이었다. 이 공정은 차세대 트랜지스터 구조인 '멀티 브릿지 채널(MBC) 펫(FET)'을 최초로 적용한 것으로, 트랜지스터 게이트의 위·아래·좌·우 4면을 이용하는 4차원 구조(GAA)가 특징이다. 쉽게 말해 트랜지스터 구조를 전선처럼 만들어 성능을 대폭 향상한 것이다.

GAA는 향후 미세공정의 한계점을 보완해줄 것으로 업계는 내다보고 있다. 업계 한 관계자는 "칩 부품의 규모가 개별 원자의 크기에 점점 가까워짐에 따라 '무어의 법칙(반도체 집적회로의 성능이 18개월마다 2배로 증가한다는 것)'을 따라 잡는 것이 어려웠다"면서 "GAA 같은 방식은 첨단 공정의 혁신이라고 불릴 만 하다"고 강조했다.

당초 MBCFET은 4LPP(4나노 Low Power Plus)부터 도입될 것이라는 게 주된 전망이었다. 삼성전자는 지난해 이 포럼에서 "차세대 트랜지스터 구조인 MBCFET은 2020년 도입되는 4LPP부터 적용할 것"이라고 밝힌 바 있다.

이어 삼성전자는 4나노 공정이 핀펫(Fin-FET)을 적용한 마지막 공정이 될 것이라고 발표했다. 이 역시 '핀펫의 마지막 공정은 5나노가 될 것'이라고 했던 지난해 삼성의 발표 내용과 다른 것이어서 주목된다.

핀펫 공정은 평면 구조의 한계를 넘기 위해 지난 2014년 도입된 차세대 기술이다. 그간 14나노 공정에서 대성공을 거뒀다고 평가받는 이 핀펫 공정은 GAA와 달리 위·좌·우 3면만을 쓰는 3차원 방식이었다.

이 외에도 7LPP 공정은 삼성이 EUV 장비를 적용한 최초 로직 공정으로, 올 하반기 시험생산에 들어가 내년 상반기 제품 양산을 목표로 하고 있다. 또 5LPE(5나노 Low Power Early) 공정은 스마트 스케일링(Smart Scaling)을 통해 7나노 대비 면적과 소비전력이 축소된 것이 특징이다. 미세회로의 선폭을 줄여 설계 환경을 최적화 한 스마트 스케일링은 더욱 작은 면적의 칩 설계도 가능케하는 기술이다.

■ 파운드리 2위 도약 야심…"초미세공정 수요에 달렸다"

삼성전자는 지난해 10월 10나노 2세대 공정을 기반으로 한 8나노 파운드리 공정 개발을 마무리짓고, 올해 하반기엔 7나노 공정 제품의 시제품 양산을 개시할 계획이다.

현재까지 7나노 공정을 적용한 회사는 삼성전자와 대만 TSMC에 불과하다. 삼성전자는 이 공정에 EUV 노광장비를 적용키로 하고 고부가가치 제품 양산에 주력할 전망이다.

이에 따라 업계는 삼성전자가 앞서 기대한 바 대로 연내 TSMC에 이어 파운드리 시장 2위로 도약할 수 있을 것이라고 조심스레 내다보고 있다. 삼성이 메모리반도체 장기 호황으로 벌어들인 돈을 파운드리 사업에 투자하고 있고, 이 회사가 주력하는 초미세공정 수요가 계속해서 늘어날 것이라는 관측이다.

삼성전자는 현재 7나노 제품 생산에 주력하고 있다. 이 회사는 지난 2010년부터 32나노와 14나노, 10나노 공정을 연이어 최초로 양산해내면서 초격차 전략을 구사해왔지만 7나노 제품 양산만큼은 TSMC에 양보해야했다. 그러나 퀄컴의 모바일 애플리케이션 프로세서(AP)를 비롯, 애플의 차기 아이폰 등 수요가 꾸준히 늘 것이라는 기대감도 나온다.

이번 포럼에서도 삼성전자의 차별화된 기술력을 바탕으로 한 향후 파운드리 사업 비전이 제시됐다는 평가가 나온다. 다만 삼성이 밝힌 대로라면 트랜지스터는 더 복잡해지고 따라서 제조 비용도 늘어날 것이 분명하다. 이에 대해 삼성은 향후 로드맵에서 트랜지스터 당 드는 비용이 어떻게 될 것인지에 대해선 언급하지 않았다.

https://www.eetimes.com/document.asp?doc_id=1333318

Samsung Plans 3nm Gate-All-Around FETs in 2021
삼성은 2021년에 게이트 올 어라운드 펫(GAA FET) 기술을 적용할 계획

삼성전자는 핀펫 다음 기술인 GAA 기술을 3나노 반도체 제조 공정에 적용해서 2021년 양산에 들어갈 계획이라고 발표했다.

또한, 삼성전자는 5월 22일 개최된 연례 반도체 파운드리 기술포럼에서 올해 하반기에 극자외선(EUV) 노광장비를 사용하여 7nm 공정 반도체 양산에 돌입한다고 재차 밝혔다.


3나노 ㄷㄷㄷ;;;
외계인 고문하는 중인가보네