삼성전자가 이번 주 세계 최초로 3나노미터(㎚·1㎚는 10억분의 1ｍ) 공정 양산에 돌입할 전망이다. 동시에 차세대 공정기술인 GAA(Gate-All-Around)도 선제 도입한다. 첨단산업의 성장을 뒷받침하기 위한 고효율·저전력·초소형 초미세공정 칩 기술 분야에서 신기원을 이룬 것이다. 삼성전자는 일단 TSMC보다 한발 앞서 선단 공정 양산에 들어가며, 미래 기술과 고객 확보에서 우선권을 쥐게 됐다.

GAA, 차세대 공정도 조기 도입…전력 효율면에서 유리

삼성전자는 3나노 공정 양산뿐 아니라 차세대 공정도 경쟁사보다 먼저 도입해 주목받고 있다. 바로 GAA(Gate-All-Around) 기술이다.

GAA는 초미세 공정의 가장 큰 난관으로 여겨지는 전력 효율 저하 문제를 극복하기 위해 도입된 신기술이다. 삼성은 20년 이상 GAA에 투자했다. 반도체 칩의 크기가 작아질수록 반도체 내 전류 흐름을 위해 스위치를 켜고 끄는 트랜지스터도 함께 작아지고 있는데, 그 결과 전류의 흐름을 제어하는 데 어려움이 커졌다. 그만큼 장치의 사용 전력을 효율적으로 사용할 수 없다는 뜻이다. ‘반도체 트랜지스터의 집적도는 24개월마다 두 배 높아진다’는 무어의 법칙도 2010년대 들어 한계를 맞았다. 이에 업계에서는 입체구조 공정인 ‘핀펫(FinFET) 기술’를 통해 급한 불을 껐지만, 4나노 공정 이하부터는 이 같은 구조로도 수율 관리에 애를 먹고 있다.

이에 삼성전자는 GAA를 선제적으로 도입한 상태다. 이 기술은 트랜지스터에서 전류의 흐름을 제어하는 ‘게이트’와 전류가 흐르는 ‘채널’이 닿는 면적을 넓혀서 전력 효율성을 높였다. 앞서 ‘핀펫’은 게이트와 채널이 ‘위-좌-우’ 3개 면에서 만난다. ‘GAA’는 아랫면까지 포함해, 전면이 맞닿는다. 채널이 게이트에 닿는 실질적인 면적을 늘려 충분한 양의 전력이 흐르도록 하는 것이다. 이를 통해 채널 조정 능력이 높아지고, 칩의 동작 전압도 낮출 수 있다. 업계에 따르면 3나노 GAA 공정을 활용하면 7나노 핀펫 대비 칩 면적은 45%, 소비전력의 경우 50% 절감할 수 있다. 성능도 약 35% 향상될 전망이다. 3나노 양산은 물론 GAA 도입까지 삼성전자는 선단 공정 경쟁에서 한발 앞서 나가게 됐다.





https://www.donga.com/news/Economy/article/all/20220627/114162299/1