안녕


부족하지만 열심이 적었어 재밌게 봐줬으면 좋겠어

옛날엔 8nm 이하가 한계, 5nm 이하 한계
이런 소리가 많았지만

지금 삼성에서는 3nm를 바라보고 있어
하지만 3nm부터는 난이도가 매우 증가하는데 이유는

3nm에서는 3-5족 화합물을 일부 재료로 사용하고 GAA 라는 새로운 공정을 사용해야 하기 때문이야

일부 재료로 화합물을 쓰는 이유는
과거엔 반도체의 크기를 줄일수록 발열이 줄었지만
10nm 이하부터는 오히려 발열이 증가하는데 (특히 GAA공정에서 열문제가 거론되)
이를 해결해주는게 화합물 이기 때문이야

하지만 그 과정이 매우 어렵다고 해

두 번째로 GAA 라는 새로운 공정으로 만들어야 해

기존 FinFET구조로는 단채널 효과 때문에 더이상 작게 만들기 힘들거든 (근데 TSMC는 3nm도 FinFET으로 갈 확률이 높을것같아...)

GAA 역시 bottom isolation이나 스핀트로닉스적 간섭같은 복잡한 문제들이 존재해

이런 큰 어려움이 있기에 삼성의 3nm 로드맵은 힘들 거란 견해가 많았지만

2019년 5월에 기술을 공개하고 설계키트를 고객사에게 배포하여 씹가능이란 자신감을 보여주었어

아마 2021~2022년에 대량생산을 하게 될거야


3nm가 어렵다 하지만 2nm는 훨씬 어려워

삼성에서는 Forksheet FET, TSMC에선 GAA FET를 선보일 가능성이 커

일단 TSMC가 먼저 2nm 목표를 언급했어

TSMC의 2nn 목표에 반도체 전문가는 쉽지 않을 것이라는 견해를 내놓았어

2nm공정에선 차세대 EUV가 쓰이게 될거야



이제 1nm로 가보자


1.5nm가 MOSFET의 한계가 될거야

그럼 1.5nm 미만의 반도체는 100% 불가능한 걸까?

동작 원리를 바꾼 TFET이나 MoS2FET, spintronics가 거론되고 있어

하지만 1nm 이하까지 가면 전자의 정확한 위치를 파악하기 어렵고 발열이 심해 반도체로써 쓸 수 있을까? 라는 의문이 생겨

그리고 1nm를 만드는 것도 문제지만 너무 높아진 설계 비용에 따라갈 수 있는 기업들이 몇이나 있을까? 라는 것도 매우 큰 고민거리야